

US 5-838597

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-4550

(43)公開日 平成10年(1998)1月6日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H04N	7/30			H04N	7/133	Z	
H03M	7/38		9382-5K	H03M	7/38		
H 0 4 N	5/455			H04N	5/455		

審査請求 未請求 請求項の数8 OL (全 17 頁)


特願平 8-324181	(71)出願人	596178970
		エッセ・ジ・エッセートムソン・マイクロ
平成8年(1996)12月4日		エレクトロニクス・ソシエタ・ア・レスポ
		ンサビリタ・リミタータ
95830504-7		SGS-THOMSON MICROEL
1995年12月4日		ECTRONICS s. r. 1.
• • • • • • • • • • • • • • • • • • • •		イタリア国 アグラテ・プリアンツァ、
, , , , , , , , , , , , , , , , , , , ,		ヴィア・チ・オリヴェティ 2
_	(ma) maumite	
1996年3月11日	(72)発明者	タニロ・パウ
イタリア (IT)	1	イタリア国 セェスト・サン・ジオヴァン
		ニ、ヴィア・ダンテ 131
	(74)代理人	弁理士 萩野 平 (外3名)
		最終頁に続く
	平成8年(1996)12月4日 95830504-7 1995年12月4日 イタリア (IT) 96830106-9 1996年3月11日	平成8年(1996)12月4日 95830504-7 1995年12月4日 イタリア(IT) 96830106-9 1996年3月11日 (72)発明者 イタリア(IT)

(54) 【発明の名称】 MPEG-2復号方法及びMPEG-2ピデオ復号器

(57)【要約】

【課題】 MPEG-2復号器のスタティックメモリの 必要量を最適化するべく、メモリの著しい低減を可能に すること。

【解決手段】 MPEG-2復号器のビデオRAM必要量は、MPEG-2伸張の後で、関連するデータのビデオRAMへの格納の前における、少なくともIおよびP画像における適応パルス符号変調技術(ADPCM)による再圧縮によって低減される。前記ビデオRAMの中に書き込まれ、ADPCM再圧縮され符号化されたデータは、表示されるべきBー画像の再構築の間において複合化され伸張される。



【特許請求の範囲】

【請求項1】 MPEG圧縮アルゴリズムのそれぞれ I, Pおよび選択的なBー画像の伸張段を有するMPEG-2復号器の必要なビデオメモリを低減するととも に、これらの画像に関連するデータが、前記ビデオメモリの中に組織されたそれぞれのバッファの中に格納されるMPEG-2復号方法において、

前記MPEG-2伸張の後で、前記ビデオメモリバッファの中に関連するデータを格納する前に、少なくとも前記IおよびP画像を再圧縮し、前記伸張された画像データの離散余弦変換に関するn*m画素の各ブロックの変動を推定し、多重レベルの適応量子化器を形成する間に、一組の係数によって各ブロックの変動の値に乗算を行い、適応パルス符号変調技術(ADPCM)に従って、各ブロックの第1の画素をpビット数でコード化し、前記変動の推定値をnhビット数、すなわちこの場合、hは、ゼロより大きい整数であるnhビット数でコード化し、さらに、前記第1の画素に続く他の各画素と前記ブロックの全ての画素の平均値との間の差分をpトとジト数、すなわちこの場合、kはゼロより大きい整数であるp-kビット数でコード化し、

そのようにコード化された再圧縮 I および P 画像に関連するデータをビデオメモリの前記それぞれのバッファの中に格納し、

前記再圧縮 I および P イメージの画素に関連する前記格納されたデータを復号し、適応パルス符号変調技術(A D P C M)に従って前記イメージを伸張し、それらをディスプレイユニットに向けることを有することを特徴とするM P E G - 2 復号方法。

【請求項3】 制御バスとデータバスとを介してビデオデータがビデオ復号器の"コア"の外にあるそれぞれのRAMバッファの中で書き込まれ読み出される制御バスとデータバスとをインタフェースするMPEG-2ビデオ復号器であって、

前記"コア"は、データ獲得と外部DRAMメモリの第 1のバッファ(BIT BUFFER)への書き込みのための"第 1の先入れ先出し"(FIFO)バッファと、制御器によっ て同期させられた開始コード検出回路(START CODE DET ECTOR)と、オンスクリーンディスプレイデータ(OSD)のための双方向バッファ(I/O UNIT)と、圧縮され たデータ入力ストリーム(BIT STREAM)の可変長復号器 (VDL)と、"ランレングス"復号器、逆量子化回路、 逆離散余弦変換プロセッサ、"予測器"発生回路、ディ スプレイユニットの上流の現在のBー画像のための"ラ 50 スタ走査へのマクロブロック走査"変換回路を有し、可変長復号器によって復号化されたデータのMPEG伸張ブロック(パイプライン-RLD、I_QUANT、I_DCT、予測器構造)とを有する復号器において、伸張された I および P 画像を再圧縮でき、前記外部メモリのそれぞれのバッファの中に格納されるべき関連するデータをコード化することができる差分型の適応差分パルス符号変調による符号化および再圧縮回路(ADPC

10 IおよびP画像に関連する複合化され伸張されたデータのストリームを発生することができる前記外部メモリのそれぞれのバッファから読み出された前記再圧縮 I およびP画像に関連する格納データの復号化および伸張並びに復号化の回路(ADPCMデコーダ)と、

Mエンコーダ)と、

B-画像の動き補償および"ラスタ走査へのマクロブロック"変換の手段とを有することを特徴とするMPEG-2ビデオ復号器。

【請求項4】 前記再圧縮および符号化回路(ADPC Mエンコーダ)は、MPEG-2伸張の前記パイプラインによって生成された伸張I_DCTデータのブロックの獲得のためのバッファ(BLOCK BUFFER)と、

前記バッファ (BLOCK BUFFER) のエネルギ内容を推定することができ、前記メモリのそれぞれのバッファの中に格納されるべき I __D C T データのブロックの画素値の前記変動のデジタル値を発生することができる回路 (VA RIANCE ESTIMATOR:変動推定器)と、

前記メモリから読み取られた変動の前記デジタル値によって選択された複数の予め確立されたデジタル値ROM, P LA) を格納するためのプログラマブル手段と、

30 変動の現在値によって選択されたデジタル値によって首 尾一貫して条件付けられた多重レベル量子化回路(QUAN TIZER)と、

前記 I _ D C T 伸張データブロックのストリームを第 1 の入力を介して受けることができ、予測器の値を第 2 の入力を介して受けることができ、前記多重レベル量子化回路(QUANTIZER)に入力されるデータのストリームを出力することができる微分回路(-)と、

前記量子化回路の出力ストリームを入力として受け取ることができるところの、それぞれのメモリバッファの中40のADPCM再圧縮データの書き込みコード化回路(CODER)と、

伸張された I _ DCTデータストリームを第1の入力を介して受け取り、前記回路によって発生させられ予測器の値を第2の入力を介して受け取るマルチプレクサ(MUX)、前記量子化回路の出力を第1の入力を介して受け取り、前記マルチプレクサ(MUX)の出力を第2の入力を介して受け取り、合計されたデータのストリームを出力する加算器(+)、その出力が前記微分回路(-)および前記マルチプレクサ(MUX)の第2の入力に供給され、前記予測器の値(COEFF)を発生する回路が直列に

後続するとともに、前記加算器 (+) によって生成された合計されたデータの前記ストリームを入力を介して受け取る制限回路 (LIM 0-255) を有する前記予測器の値の発生回路とを有することを特徴とする請求項3によるMPEG-2ビデオ復号器。

【請求項 5】 前記プログラマブル手段 (ROM, PLA) は、読み取り専用メモリ (ROM) によって構成されていることを特徴とする請求項 4 に記載のMPEG-2 ビデオ復号器。

【請求項6】 前記プログラマブル記憶手段は、プログラマブルロジックアレイ(PLA)によって構成されていることを特徴とする請求項4に記載のMPEG-2ビデオ復号器。

【請求項7】 ADPCM再圧縮データの一部分を復号器の中に記憶するための手段(ADPCMメモリ)を有することを特徴とする請求項4に記載のMPEG-2ビデオ復号器。

【請求項8】 前記記憶手段(ADPCMメモリ)は、194,400ビット容量のRAMメモリによって構成されていることを特徴とする請求項4に記載のMPEG-2ビデオ復号器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、MPEG圧縮アルゴリズムの使用に基づく集積ビデオ復号器に関し、特に、必要量が低減されたビデオメモリを具備するMPEG-2と呼ばれるMPEG-1標準の第2およびそれより進歩したバージョンによる集積ビデオ復号器に関する。

[0002]

【従来の技術】MPEG-1標準は、デジタル型の記憶 支援体、例えばCD-ROM、の上にビデオ情報を格納 および検索する効果的な方法を実行する産業の必要性に 応じて開発された。もちろん、MPEG-1標準は、DAT、ウインチェスタディスク、光ディスク、および ISDNとLANネットワークのような類似の支援体の上にデータを効果的に格納するための強力なツールである。この標準のより効果的なバージョンで、いわゆるMPEG-2は、デジタルビデオ伝送応用の分野におけるビットレートの必要性に支援されて開発された。その標準は、一般に、約15Mbpsまでに、完全にインターレースされ、TV解像度の画像を圧縮するデジタルTVシステムに対して受け入れられた。

【0003】MPEG-2標準の特別なバージョンは、 未来世代のHDVTシステムにおいて使用されることが 期待されている。このMPEG標準は、以前の国際標 準、例えばCCITT動作ベクトル決定アルゴリズム

(motion vectors determination algorithm) H. 26 1および静止画像の符号化に対するISOJPEG委員 会のISO10918標準によって規定された重要なア ルゴリズムと基準とを組み込みおよび利用している。実行技術の異なる徹底した説明、および、MPEG標準による圧縮されたビデオ画像に関するデータの関係する符号化と復号化システムと同様に、MPEG標準(1およ

び2)は、この主題に関する多くの論文および報告に記載されており、そのうちには次のようなものがある。

4

【0004】-国際ISO/IECDIS13818-2 "情報技術-動画および関連した音声情報の一般的な符号化"

10 -Leonardo Chiariglioneによる "MPEG符号化および移送システム"、デジタルテレビジョンの放送 - 処理-Didier J. Le Gall による "MPEGビデオ圧縮アルゴリズム"、信号処理画像通信、Elsevier Science Publishers B.V., Vol. 4, No. 2, April 1992

- "MPEG圧縮アルゴリズムの外観" SGS-THOMSON MI 20 CROELECTRONICS (An 529/0294)によって公表された技術 ノート

ーデータシート "S T i 3 5 0 0 A" SGS-THOMSON MICR OELECTRONICSのデータシート

- "STi3520A-MPEG音響/MPEG-2ビデオ集積復号器のための先行情報" (1995年6月)【0005】ここでは図1として再現されている SGS-T

HOMSON MICROELECTRONICS によって市場で売られている MPEG音響/MPEG-2ビデオ集積復号器に関連する刊行物No.STi3520Aについての図3におい 30 で示されているもののようなMPEG-2復号器の典型 的なアーキテクチャによると、十分に規定されたビデオメモリの必要性、すなわち、PALおよびNTSC応用に対して、16MビットPALビデオ信号を支持できる外部DRAMメモリの容量である必要性が存在し、次のように推定される。

【0006】MPEG-2ビデオ復号器およびMPEG音響復号器の両方が共通のインタフェースを介して、16Mビットの唯一の外部DRAMメモリにアクセスするということを考慮に入れると、音響復号器は、MPEG40-2ビデオ復号器の必要性を満足させるために利用できる残りの16.646,144ビットをそのままにして、131.072ビットのみに対するアクセスを要求してもよい。ビデオメモリは次のように構成できる。

【0007】 - "ビットバッファ": すなわち、伸張の理想的でない工程が実際には行われることを考慮して、MPEG-2標準が1.75Mビットプラス余分量、例えば <math>983,040ビットに固定するという圧縮されたデータのためのバッファである。

-4:2:0のフォーマットにおける伸張された内部-画像 (decompressed Intra-picture) あるいは短くI-

画像のための第1の"1-フレームバッファ"

-4:2:0のフォーマットにおける伸張された予測-画像あるいは短くP-画像のための第2の"P-フレームバッファ"

-4:2:0フォーマットにおける伸張された双方向予測画像あるいは短くB - 画像のための第3の "B - フレームバッファ"であって、低減された、すなわちPAL あるいはNTSCシステムの場合においてそれぞれフレームの0.7407あるいは0.6111であるメモリ

6 量を必要とする結局は理想化された第3のB-フレーム バッファ

【0008】このMPEG-2標準技術により、I,PあるいはB-画像を扱うこととは無関係に、ビデオ標準の型に依存して、4:2:0における各"フレームバッファ"は、次のテーブルによって与えられるメモリ量を占有してもよい。

[0009]

【表 1 】

	T		
	ルナ(ルミネセンス)(Y) に対する720 ×576 ×8	3. 317. 760 ビット	
PAL	ひクロマ (クロミナンスひ)		
	に対する360 ×288 ×8	829,440 ビット	= 4.976.640
	V クロマ (クロミナンスV)		ピット
	に対する380 × 288 × 8	829,440 ピット	
	ルナ(ルミネセンス)(Y)		
	に対する720 ×480 ×8	2,764.800 ピット	
NTSC	ひクロマ (クロミナンスぴ)		
	に対する360 ×240 ×8	691.200 ピット	= 4.147,200
1	V クロマ (クロミナンス V)		ビット
	に対する360 × 240 × 8	891.200 ピット	

【0010】したがって、最も重い負荷の場合を表すPALシステムの場合、参照例となる必要な実際の全メモリ量は、下記のように与えられる。

1,835,008 + 835,584 + 4,976,640 + 4,976,640+ (4,976,640 * 0.7407)= 16,310,070 ビット

この計算は、B-画像フレームバッファの 0.7407 最適化を考慮に入れている。

【0011】さらなる最適化は、外部RAMへの格納ステップに頼ることなく、ディスプレイユニットの機能的に上流に配置された専用回路ブロックにより集積復号器装置の中で等価の機能を内部的に実行することによって、B-画像の伸張を実行することにあってもよい。

【0012】このさらなる最適化を考慮して、ビデオRAMの必要性は以下のように低減する。

1,835,008 + 835,584 + 4,976,640 + 4,976,640 = 12,6 23,872ビット

この場合、Bーバッファは、MPEG-2圧縮データストリーム、画像それ自身のビデオ表示工程によって要求される画像(フィールドあるいはフレーム)の各行のそれにおいて定義された各8*8ブロックの走査を変換するために必要とされる復号器の"コア(core)"を含む同じチップ内で実現される。そのような変換マクロセル(macrocell)は、"ラスタ走査へのマクロブロック変換器(MACROBLOCK TO RASTER SCAN CONVERTER)"と一般に呼ばれる。

[001.3]

【発明が解決しようとする課題】上述のようにMPEG - 2 復号器のスタティックメモリの最適化を制限する現在の事情に鑑み、本発明はメモリの著しい低減を可能にさせる実施の方法および関連するシステムを提供することを目的とする。

30 [0014]

【課題を解決するための手段】本発明の概念は、上述の計算からもたらされ復号工程によって要求されるメモリ量は、MPEG伸張に引き続き、それらが外部ビデオメモリに格納される前、および、それらが外部メモリによって読み取られる時のそれらの伸張の前において、予想に対する参照(標準MPEG-1およびMPEG-2の場合に対するIー画像およびPー画像)として用いられる画像の再圧縮を可能にさせるとき、著しく低減され得るという認識に基づいている。

40 【0015】基本的に本発明の方法は、MPEG-2伸 張の後で、かつ、ディスプレイユニットに画像を送る前に、B-画像の伸張が、B-画像の"マクロブロック走査からラスタ走査への"変換バッファを採用することにより、格納段階に頼らすして実行されると仮定する一方、少なくともI-画像およびP-画像を再圧縮することにある。そのようなIおよびP画像再圧縮段階は、適応差分パルス符号変調(an adaptive differential pul se code modulation: ADPCM)技術に従って実行される。

50 【0016】本発明の一つの見方によれば、IおよびP

画像のADPCM再圧縮は、次の必要条件に応答している。

【0017】効果: それらの伸張を実行するために用いられそれに追加された圧縮画像によって占有されているメモリ量は、前記ADPCM再圧縮を必要としない復号器に対して用いられる合計メモリよりも低い。

【0018】効率: (1)画像の再圧縮は、メモリの一部分を使用しないことから得られる節約に比較されるならば、装置の全コストがひどく増加しないような簡単な方法で実行される。

【0019】(2)再構築された画像の品質は、無視できる品質低下を受け、あるいは、コスト/品質の観点から如何なる場合にも受け入れ可能である。

【0020】(3)適宜にかつ好ましくも、外部メモリの機能を制御し、動き補償工程のための予測器をこの外部メモリから引き出すように要求される主クロックサイクルは、好適に低減される。これを得るためおよび好ましい実施例に従って、圧縮された情報の一部は、下で詳しく説明されるように、専用バッファの中の復号器の"コア"の素子の中に格納される。

【0021】実際、ADPCM技術による再圧縮は、例えば、ルミナンスブロックの(例えば、それぞれ8*8画素の)4ビット圧縮およびクロミナンスブロックの(例えば、それぞれ8*8画素の)3ビット圧縮に従って、データを符号化することにより、MPEG-2伸張ブロック(Iー画像に対し、動きの後では、Pー画像に対して)の離散余弦逆変換処理回路によって出力されるように、クロミナンスおよびルミナンスブロックに関するデータに対して実行される。

【0022】場合によっては、ルミナンスおよび/またはクロミナンスUとVのn*m画素の各ブロックは、さらに(n/2)*m画素の2つのサブブロックに予防的に細分割され、このようなデータサブブロックに対して、ADPCM圧縮の行程/符号化/メモリへの書き込み/メモリからの読み出し/復号化/ADPCM伸張が実行されてもよい。

【0023】本発明のADPCM圧縮方法は、下に説明されるように、上述の必要性、すなわち、異なるレベルの圧縮に対して符号化および複合化の回路が最適化されるべき場合には、符号化および複合化の回路の修正を極度に単純な方法で可能にさせるように、それにある程度の圧縮における柔軟性が加えられべきである必要性を満たす。

【0024】本文脈において、短縮語 "pel" は、以降 "pixel:画素"の代わりに用いられる。

1のバッファの中における圧縮データの獲得および書き 込みのための"先入れ先出し"型の第1のバッファと、 制御回路によって同期させられる画像初期コードの検出 回路と、オンスクリーンディスプレイ(OSD)データ を格納するための双方向バッファと、圧縮入力データス トリームの可変長復号ブロックと、前記可変長復号ブロックによって復号化されたデータの伸張ブロックであり、"ランレングス"型の復号段、逆量子化機能をはた す回路、逆離散余弦変換(I_DCT)の処理回路、お 10 よび、予測器の値発生ネットワークを有する伸張ブロッ クとを一般的に有していてもよいビデオ復号器MPEG -2において、

8

-適応差分パルス符号変調(ADPCM)技術により、 伸張された I およびP画像を符号化および再圧縮し、動き補償の後に、外部メモリによってそれぞれのバッファの中に書き込まれる I __DCTブロック出力データを符号化するための回路と、

ー外部メモリのそれぞれのバッファから読み出され再圧縮された I および P 画像に関連して I __D C T ブロック からの出力(A D P C M)データを伸張および復号化するための回路であり、伸張された B - 画像に関連する I __D C T ブロックの出力データと一緒に、外部ビデオディスプレイユニットに送られるべき I および P 画像に関連してビデオデータストリームを発生することができる回路とをさらに有することを特徴とするビデオ復号器M P E G - 2。

【0026】本発明の一実施例によれば、符号化および 再圧縮を行う回路は、

-MPEG伸張ブロックによって生成された伸張I_D 30 CTデータの獲得バッファと、

-前記バッファのエネルギ内容を評価でき、外部メモリのそれぞれのバッファの中に格納されるべき I_DCT ブロックによって出力された異なるデータブロックの画素値のデジタル変動値を発生できる回路と、

- 前記回路によって発生させられた実際あるいは現在の デジタル変動値によって首尾一貫して条件付けられた多 重レベルの最子化器と、

-MPEG伸張ブロックによって生成された I _DCT データストリームを第1の入力を介して受け取ることができ、予測器の値を第2の入力を介して受け取ることができ、前記量子化器の入力に送られるべき出力データストリームを生成することができる微分器と、

-量子化器の出力ストリームを入力として受け取ることができる、それぞれのバッファの中の外部メモリの再圧 縮されたデータの符号化および書き込み回路と、

- I __D C T 入力データストリームを第1の入力を介して受け取ることができ、ネットワークによって発生させられた予測器の値を第2の入力を介して受け取ることができるマルチプレクサを有する前記予測器の値の発生のためのネットワークと

- 量子化器の出力ストリームを第1の入力を介して受け 取ることができ、前記マルチプレクサによって出力され たデータを第2の入力を介して受け取ることができ、合 計されたデータの出力ストリームを生成することができ る加算器と、

前記加算器によって生成された前記合計されたデータ ストリームを入力として受け取ることができるととも に、前記微分器と前記マルチプレクサの第2の入力に供 給される前記予測器の値を発生する回路が直列に後続す る制限回路とを有していてもよい。

【0027】前記伸張および復号化回路は、それぞれの 外部メモリバッファからくる圧縮され符号化されたデー タストリームを第1の入力を介して受け取ることがで き、同じ外部メモリバッファの中に予め格納された関連 する変動値を第2の入力を介して受け取ることができる 復号化回路と、前記復号化回路によって出力された復号 化されたデータストリームを第1の入力を介して受け取 ることができ、前記かさんきの出力に既に発生されてい るぐ伸張された画素値に関連する予測器の値を第2の入 力を介して受け取ることができる加算器の合計段からな り、画素値の制限器が後続する伸張ネットワークとによ って構成され得る。

【0028】もちろん、ルミナンスおよびクロミナンス のデータブロックの画素の大きさ、MPEG-2圧縮技 術による I _ D C T データのフォーマット、A D P C M 技術に従って既に伸張されたIおよびP画像の再圧縮デ ータのフォーマット、同様に、推定されたデジタル変動 値のフォーマットと関連する量子化器のレベル数は、現 記載における例によって指示されたものと異なってもよ いし、ビデオの復号器あるいは受信器の設計選択に基づ いて通常規定されるであろう。

[0029]

【発明の実施の形態】本発明の種々の観点と関連する有 利な点とが重要な実施例についての後続の説明を通し、 また、付属の図面を参照することによって、より以上に 明かとなるであろう。図で示されたサンプルの例は、P ALおよびNTSCの応用において使用可能であり、1 6MビットのPALを支持することができ、そのような 要求から開始して必要なビデオRAMの大きさを著しく 低減できるMPEG-2ビデオ復号器に関する。

【0030】図1において示されるアーキテクチャによ り、MPEG-2ビデオ復号器(集積されたシステムの "ビデオコア")は、同じ外部DRAMに組み込まれて いてもよい関係する音響バッファにアクセスするMPE G音響復号器コア (不図示) によっても共同使用され得 る、インターフェース用のメモリデータバスを通して外 部DRAMメモリにアクセスする。メモリデータバスと インターフェースする以外に、ビデオ復号器コアは、そ れを介してシステムの制御マイクロプロセッサがインタ フェースブロック、マイクロコントローラインターフェ 50 れているダイアグラムの中の表示ユニットに先行する

ース (MICROCONTROLLER INTERFACE) に介入するところ の制御バスともインタフェースする。

【 0 0 3 1 】 ビデオ復号器は、同期管理、DSYNC および VSYNCのためのコントローラ (COTROLLER) を含んでい てもよい。従来のMPEG-2のアーキテクチャによる と、復号器は、例えば、外部DRAMの第1のバッフ ア、ビットバッファの中の圧縮データの獲得および書き 込みのために1Kビットを持った"先入れ先出し"バッ ファで圧縮データFIFOと、開始コード検出器と、オ 10 ンスクリーンディスプレイ (OSD) のためのメモリ双 方向バッファでメモリI/Oユニットと、圧縮入力デー タストリーム (ビットストリーム) のための第1の可変 長復号器(VLD)ブロックとを有している。

【0032】MPEG-2DCTデータ伸張は、関連す る伸張ブロック(パイプライン-RDL、I_QUAN T、I_DCT、予測器構築)によって実行される。パ イプラインは、"ランレングス"復号化段 (a "run-le ngth" decoding stage: RDL) と、逆量子化回路 (an inverse quantization circuit: I _QUANT) &, 逆離散余弦変換プロセッサ (an inverse discrete cosi ne transform processor: I_DCT) と、予測器の値 の発生あるいは構築(予測器構築: PREDICTORCONSTRUC TION) のためのネットワークとを典型的に含んでいる。 【0033】公知のアーキテクチャにおいて、I, Pお よびB画像に関連して、逆離散余弦変換と動き補償とを 計算する I DCT処理回路によって出力された I _ D CTデータのブロックは、復号化されディスプレイユニ ットに送られる前に、コード化された形、すなわち、あ る数のビットのワードの形で、外部メモリのそれぞれの バッファに書き込まれた。対照的に、本発明によると、 IおよびP画像に関連する伸張された I __DCTデータ は、コード化され外部メモリの関連するバッファに書き 込まれる前に、ADPCM技術に従って再圧縮される。 このことは、専用ブロック、ADPCM符号器によって 影響される。その後、再圧縮されたデータは、ディスプ レイユニットに対して、伸張されたBー画像と一緒に、 送られるために、ADPCM復号器ブロックによって復 号化され、伸張される。

【0034】任意ではあるが、内部補助メモリ(ADP 40 CMメモリ)は、下に記述されるように、外部メモリの 管理を最適化するために実現されてもよい。そこで、B -画像の"直接"の再構築の好ましい場合において、こ のことは次のように実現される。

【0035】-ADPCM圧縮IおよびP予測器は、現 在"パイプライン"によってMPEG-2伸張されてい るB-画像の動き補償を実行するために、外部メモリと 伸張されたADPCMとによって読み取られる。

【0036】そのように再構築された I _ DCTデータ のマクロブロック (macroblock) は、図1において示さ

"ラスタ走査へのマクロブロック(MACROBLOCK TO RAST ER SCAN)"変換回路に送られ、次にそれらは表示される。この手順は、Bー画像を格納するように予定された外部メモリの中の如何なるバッファをも必要としない、なぜならば、そのようなバッファは、マクロセル(macrocell)"ラスタ走査へのマクロブロック変換器Bー画像(MACROBLOCK TO RASTER SCAN CONVERTER B-picture)"の中に存在するからである。

【0037】図2は、伸張されたIおよびP画像に関連 しI_DCTブロック(簡略さのためにI_DCTデー 10 タとしてしばしば示される)によって出力されたデータ から図1のダイヤグラムの再圧縮ブロックの詳細を示し ている。図2を参照すると、ADPCM符号化ブロック は、I_DCT入力データ獲得のための64*8ビット バッファ(ブロックバッファ:BLOCK BUFFER)を有す る。専用回路(変動推定器: VARIANCE ESTIMATOR) は、I_DCT入力データの各サブブロックの平均画素 値と、I_DCTデータサブブロックの各画素間の差分 の絶対値の合計の平均とを計算する。そのようなパラメ ータで入力データ(画素)ブロックの変動を評価するこ 20 とは可能である。

【0038】図3および4は、好ましい実施例による変動予測ブロックの詳細な機能案を示している。変動予測ブロックの図3および4の詳細な案は、当業者によって直ちに理解されるように標準の術語を使用している。変動推定の回路ブロックを構成する各段のさらなる定義および記述は、本発明のアーキテクチャの全体の理解に対して必要とは考えられない。

【0039】ROMブロックは、図示の例において指示されているように、それぞれ8カラム(8ビット)からなる56行によって構成されていてもよい。この読み出し専用プログラマブルメモリ(不揮発性)には、ルミナンスおよびクロミナンスの量子化の係数が格納されている。実際に、例えば、ルミナンスは、各ワードが変動推定器によって選択されるラインの16個の可能性のある係数の中から一つを選択することを意味して、4ビットでコード化される。これらの係数は、ゼロに関して対称であり、したがって、行は絶対値係数(16というより8)を含む。

【0040】プログラマブルROMの使用に対する代わりとして、それは、利用されるシリコンの面積という意味で高価でない、すなわち、入力としてある変動値を受け取り、要求された係数の値を出力するプログラマブルロジックアレイ(PLA)の使用。そのPLAは、複数の係数の中の変動のブール変換を実行するようなアンド、オア、ノットゲートに配列されてもよい。

【 0 0 4 1 】 微分器の関連入力に印加されるべき予測器 の値を発生する D P C M 圧縮回路網は、 2 入力マルチプレクサから作られている。そのマルチプレクサの第 1 の入力には、 I __ D C T 入力データの各サブブロックの第 50

1の画素(A1)の値が印加され、この場合、前記回路網で発生された予測器の値は、他の入力に印加される。加算器(+)は、マルチプレクサ(MUX)の出力値に加えられるべき量子化回路(quantizer circuit:量子化器、QUANTIZER)の出力を第1の入力を通して受け取る。この合計の結果は、その出力ストリームが予測器の値(COEFF)発生回路の入力に供給されるところの制限回路(a limiter circuit: LIM.0-255)の入力に印加される。

【0042】制限段 (LIM. 0-255) は、適切な結合性の 論理回路によって構成されてもよい。そのような段の使 用は、画素値の8ビット符号化の場合において、255 に固定されてもよい与えられた制限を越える偶発的な最 大画素値を圧縮するのに必要である。実際に、圧縮およ び伸張の局面の期間において、画素値は、255の制限 を時折越えることがあり、そのような場合においては、 制限回路は、画素の最大値を設定された制限内に戻す。 I_DCTクロミナンスデータのための3ビット書き込 み符号化(CODER:符号器)回路と、ルミナンスI_DC Tデータのための4ビット符号化回路とは、量子化回路 の出力ストリームを受け取り、そのように再圧縮された データを外部メモリのそれぞれのバッファに書き込む。 【0043】符号化とADPCM再圧縮ブロックの機能 をよりよく図示する目的で、種々なブロック機能の説明 に詳細な記載が続く。

【0044】ADPCM再圧縮

IをM行とN列の画素マトリクスによって表されるデジタル画像とし、I(x,y)をy行とx列によって定義され、数Bのビット(2進数)によって整数として定義された画素としよう。画像Iは、R×C(R行およびC欄)寸法を持つ長方形プロックに再分割されるとしよう。圧縮に対する最大効率は、もしも、RとCとがそれぞれMとNとの整数割り算器の間で選択されるならば、獲得される。

【0045】前記アルゴリズムは、ブロック自身の表現 に必要なビット数の低減である各ブロックの圧縮を実行 し、ブロック自身から抽出されたデータを適宜に利用す るとともに、この目的は、圧縮されたデータのストリー ムの中のブロックおよびブロック自身の伸張に対するア クセスを簡単にすることである。 ADPCM圧縮機構 は、画像の隣接する画素の間に存在する相関関係を利用 し、画像自身の2進記述のための必要ビット数を低減す る。実際、画素の"予測"と一般に呼ばれるものを生成 するために、それに隣接する画素の値のみを適切に結合 すること(したがって、画素自身の値を使用することな しに)によって画素の値を概算することは可能である。 【0046】したがって、予測機構を規定し、各画素と いうよりは予測誤差のみを適切にコード化することによ って、画像のデジタル表現のための2進数の大きさを低 減することは可能である。画素の値の予測が正確になれ

ばなるほど、予測誤差のエントロピーは、より低くな り、すなわち、後者をコード化するのに必要なビット数 はより少なくなる。

【0047】例えば、図8において示された走査技術に 従う各ブロックの画素の走査のための装置を考慮する と、各画素に対して最初のものを除いて、画素自身の予 測器として用いられてもよいそれに先行する他のものが ある。P(i, j), i=1, …, Cは、いずれかの ブロックの行iと列jとによって定義される画素である とし、P'(i, j)は、P(i, j)の予測器として 用いられた画素であるととし、図8の技術を参照するこ とによって、装置は次のように定義される。

【0048】*P(1,1)=走査の第1の画素 $*P'(i, 1) = P(i-1, 1); i = 2, \dots, R$ $*P'(i, j) = P(i, j-1); i = 1, \dots, R$ $j = 2, \cdots, C$

[0049] E (i, j) = P (i, j) - P' (i, j)は、予測誤差であるとしよう。全部の予測誤差は、 一連の独立の偶発的な変数に対して充分に概算され、同 じように分布され得るとともに、ラプラシアン確立濃度 (Laplacian probability density) をもっている統計 表現を有しているということは公知の[bib: J&N] である。予測誤差よりも前にこの知識を利用することに よって、過度の歪みを導入することなしに、小グループ の値Q(k), k=1, ・・; LおよびL<2 \wedge Bの上 にそれをマッピングすることによって予測誤差を圧縮す ることが可能である。このマッピング動作は、一般に "量子化 (quantization)" と名付けられている。各し 値Q(k)は、Bより小さいCビットの数(例えば、L =<2 / Bのときには、常に真である)でコード化され

【0050】ADPCM圧縮方法は、次に述べる操作を 介して画像がその中に伸張される各ブロックに適用され

得ると仮定して、予測工程を受けさせられた各画素の2

進コード化は、係数C/Bによって圧縮される。

【0051】-デジタルストリームの中において適切な **量子化器を選択しコード化すること**

-そのブロックの第1の画素のコード化

そのブロックの全ての残りの画素の相関関係を解き (decorrelating)、量子化し、コード化すること。

【0052】これらの操作を実行する種々のステップお よび回路アーキテクチャが以下に個々に記載される。

【0053】1) 量子化器の選択とコード化

もしも、量子化値の設定が量子化されるべき信号のエネ ルギを考慮に入れることによって計算されるならば、量 子化の工程によって導入された歪みは低減され得るとい うことは充分に文書で証明されている。デジタル画像の 異なる部分は、非常に異なるエネルギ値を示してもよい ということは、さらに公知である。本方法は、次のよう にブロック自身のエネルギの関数として、各ブロックに 50 PCM技術とつじつまが合って、画像の品質のよりよい

関連する全ての値Q(k)を規定する。

【0054】*単位エネルギの場合に利用される全ての 値Q 1 (k) k = 1, …, Lは、符号器に対しても復号 器に対しても知られている。

14

*そのブロックのUエネルギは、デジタルストリームの 中で推定されコード化される。

*そのブロックによって効果的に使用される値Q(k) は、次のように計算される。

[0055]

10 Q $(k) = Q1 (k) *U ; k = 1, \dots, L$

【0056】ブロックエネルギの推定は、予測誤差のラ プラシアン統計を仮定することによって、比較的に簡単 な方法で行われてもよい。実際に、この場合において、 エネルギは、ブロック予測誤差の絶対値の2つの平均の 平方根によって乗算することにより計算できる。そのエ ネルギの符号化は、一定の量子化を基本的に実現するた めに、最大値に応じて大きさを決め、結果をビットのK 数で表すことにより簡単に実行される。予測誤差の量子 化器の選択において、量子化誤差のピーク値を考慮に入 れることはさらに必要である。なぜならば、大きな予測 誤差の場合において、以下に示される技術によると、量 子化器のピーク回復値(peak restitution value)が小 さすぎるということが発生するかもしれないからであ る。このように、変動の計算と同時に、その中で、飛び 越し走査における1フィールドのラインの間のより大き な距離の故に、大きな予測誤差が起きそうである間に、 第1の列の誤差に対する予測のピーク値も計算されると ともに、G連続水平ライン(すなわち、G=2)の各グ ループに対しても行われる。予測誤差の過度のピークの 発生と、その結果としての、一対の行の場合の2*Uエ ネルギおよび第1の列の場合の4*Uに対応する量子化 器の選択とを信号で伝えるために、画素のこれらのグル ープのそれぞれのコード化に1ビットが加えられる。

【0057】図3および4において詳細に図示されたよ うな回路アーキテクチャは、この変動推定を計算するた めに用いられてもよい。

【0058】2)ブロックの第1の画素のコード化 図2の技術を参照すると、前にP(1,1)として指示 されたブロックの第1の画素は、如何なる種類の予測を も受けずに、元々の解像度に従ってBビットによってコ ード化される。

【0059】3)そのブロックの全ての他の画素の相関 関係の解放、量子化、コード化

図2の技術を参照すると、ブロックの各画素に対して、 画素 P'は、前に規定されたように、予測器として適用 されるであろう。前に詳細が記載された図8の走査順序 に従って、この予測器は、既に量子化および再構築され ており、したがって、元の画像からは取り込まれないと いうことに留意すべきである。このことは、公知のAD 制御を可能にする。

【0060】図2は、符号器の全体の形を与える以外に、個々の画素の予測および量子化ループの詳細を与える回路を示している。予測誤差の計算は、モジュラスと記号とによって実行される。このことは、量子化が作動するレベル数を半分にすることによって、量子化を簡単にすることを可能にしている。実際に、予測誤差の統計がゼロの周りで対称的であるということが知られている。

【0061】図5および図6は、量子化器の回路実施例を図示している。図5の技術は、回復値T0, …, T7の算術的な平均を表す7つの閾値S0, S1, S2, S3, S4, S5, S6を発生するために用いられるアーキテクチャを示している。特に、その平均は、隣接した回復値(すなわち、S2=T2+T3)の間で計算され、この結果は、全精度を維持するために2によって割られない。もちろん、これは、8 ビットというよりは、事実的に9 ビット(すなわち、1 記号ビットが加えられている)で表されている図6の技術の"err"値に2による乗算を行うことによって補償される。

【0062】図6は、実際の量子化回路を示している。図5において計算された閾値は、絶対値の一連の8つの間隔を定義し、したがって、もしも、"err"がS1とS2とによって規定される合間に発生するならば、"err"は、PLAによってあるいはROMを読み取ることにより、前に生成された値T2によって置き換えられる。

【0063】したがって、S1およびS2を供給された 2つの比較器は、結合ロジックの助けを借りて、マルチ プレクサMUXを駆動し、"delta"と名前が付けられ た出力にT2を移送する。その代わり、"err"の記 号ビットは、変更を受けずに出力に移送され、どんな場 合にも、"delta"の記号となる。図2のビデオRAM における再圧縮と書き込みとのADPCM符号器の完全 な技術を再び参照すると、16ビットワードの中に組織 されるように再圧縮されたデータは、外部DRAMの中 に格納される。このように、例えば、8*8ブロックの ルミナンスのコード化を表すNビットは、例えば、外部 のDRAMメモリに向けて、図1のメモリコントローラ の使用によって16ビットワードの中にそろえられ送り 出される。明らかに、Nは、16ビットの倍数ではな く、したがって、16ビットワードは、有用な情報を含 んでおらず、したがって、素子の上に実現可能である小 さな寸法(外部のDRAMのそれと比較して)のメモリ の中にそのようなワードを格納することは好都合であ る。特に有利な実現の形は、復号器の素子の上に集積可 能な選択的な補助メモリのようなものを表すいわゆるA DPCMメモリブロックの存在により、図1の技術の中 に指示されている。

16

【0064】図1の技術のADPCM復号器ブロックのアーキテクチャは、図7において詳細に示されている。メモリから読み出されたものを上で参照されたNビットと仮定しよう。それらから計算されたような変動は、ROM(あるいはPLA)の中に格納された値を選択する、すなわち、格納された値の一つに狙いをつける。したがって、マルチプレクサMUXに供給される値TO、T1,T2.T3,T4,T5,T6.T7が生成される。4ビットのサブワード(ルミナンス伸張の場合において)は、Nビットから引き出され、それらは、T値の選択においてMUXを駆動する。

【0065】最後に、現在のT値は、伸張された画素になる以外に、MUXによって選択される次の値に加えられるべき値にもなる。この工程は、圧縮によって影響を受けない8*8ブロックの第1の画素によって開始される。

【0066】画素当たりNビットでの圧縮の例図2乃至図7の例を参照して、偶然な動き補償の後の画素のR*Cブロックを考えてみよう。

20 【0067】そのブロックの圧縮のために利用されるビットの総数は、

K+8+(R*C-1)*N+1+R/Gこの場合、

- K=エネルギをコード化するために採用されたビット
- 8 = 走査された第1の画素のために用いられたビット
- N=量子化のために用いられたビット
- (R*C-1)*N=残りの画素のDPCMコードの 化のために採用されたビット
- 1=第1の列において変更された量子化器を示すビ
 - R/G=行のR/Gグループにおける変更された量子化器を示すためのビット

元の表現によって要求される8*8*8=512に比較して、K=6、R=8, C=8, N=4, G=2の場合に対して、30 は、下記の合計を獲得する:

6+8+(8*8-1)*4+1+8/2=271 $\forall y$

40 K=6, R=8, C=8, N=3, G=2の場合において、我々は、下記の合計を獲得する:

6+8+(8*8-1)*3+1+8/2=208 $\forall y$

【0068】MPEGマクロブロックの圧縮の例 各マクロブロックは、ルミナンスの4つの8*8ブロッ クと、クロミナンスの2つの8*8ブロックからできあ がっており、各マクロブロックは、下記に等しいビット 数でコード化されている。

[0069]

(4*8*8*8) + (2*8*8*8) = 3,072

クロマ

各画像においては、1620マクロブロックがある: 3, 072*1, 620=4976640ビット

【0070】クロミナンス信号は、最も低い空間周波数 に制限された帯域を示すより低い内容をもっているとい うことは公知である。このことは、クロミナンスそれ自 身のより大きな予測可能性、すなわち、ADPCM圧縮 のより大きな効率を意味する。ルミナンスに対して4ビ ット/画素の圧縮と、クロミナンスに対して3ビット/ 画素とを考慮することにより、メモリ必要量は以下のよ うになる。

18

[0071]

(4*271) + (208*2) = 1,500

クロマ

したがって、各フレームが占有するのは以下のようであ る:

1, 500 * 1, 620 = 2, 430, 000そのように獲得されたマクロブロック圧縮係数は、2. 408に等しく、したがって、各マクロブロックの50 %圧縮を達成するのを可能にしている。

【OO72】MPEG復号器に対する適用の例 上述の関係を考慮に入れると、MPEG伸張されたIお よびP画像の50%の再圧縮を想定することによって、 ビデオメモリレジスタの8Mビットまでの低減に対する 20 モリ必要量は次のようになる。 目標を達成することは可能である。この結果は、MPE G伸張の後で外部メモリに格納される前に、IおよびP

画像を再圧縮することによって達成される。したがっ て、それらは、図1に示されているように、それらを外 部メモリから読み出すときに伸張されるであろう。

【0073】圧縮は、適応型のDPCM技術に従って、 I_DCTと動き補償パイプラインとから出力された8 *8ブロックに適用可能である。特に、考慮された例に おいて、クロミナンスの8*8ブロックに対しては3ビ ット圧縮が選択されるが、ルミナンスの8×8ブロック に対しては4ビット圧縮が選択される。このように、メ

[0074]

1,835,008 + 835,584 + 2,430,000 + 2,430,000 = 7,716,352

る。

50%圧縮のPバッファ

50%圧縮の【バッファ

残りの672,256ビット(8/MビットDRAM容 量に対して)は、音響バッファを収容するため、およ び、表示ユニットシステム(OSD)の必要性のために 利用可能である。

【0075】本発明の好ましい実施例による外部メモリ の読み取られた帯域の低減上の例において説明されたよ うに、ルミナンスの圧縮された8×8ブロックのコード 化のために必要なビット数は、271ビットである。本 発明の好ましい実施例に従って、図1の技術に示されて いるメモリコントローラの現存しているアーキテクチャ をできるかぎり少なく修正することと、これらのシステ ムの機能が256ビットブロックの読み取りおよび書き 込みに対して現在最適化されているということを考慮に 入れることとの目的で、復号器素子の上に集積された専 40 る。 用ローカルメモリの中の各ブロックに対して、271-256=15ビットを格納することは、確かに有利であ

30 【0078】1,620*4*15=フレーム当たり9 7,200ビット この量は、PAL画像においては、1,620マクロブ

ロックが存在し、それらのそれぞれは、4つの8*8ブ ロックを含み、それらのそれぞれは、上で定義されたよ うに15ビットによって特徴づけられているということ を考慮に入れている。この計算結果は、ADPCM技術 に従って I および P 画像が再圧縮されるので、2倍にさ れる。この結果、ADPCMメモリの容量は、存在する ところにおいて、194、400ビットであるべきであ

【0077】単一のフレームに対するこの補助的なAD

PCMメモリの大きさは、したがって、次のようにな

【0079】公知のシステムの場合に比較して予測器の 読み取りに対するサイクル数を低減することが、特定の 重要な場合に対して、如何に可能であるかを示している 例が下に記載される。

【0080】ビデオメモリからの予測器の読み取り MPEG標準に従って動き補償工程を実行するために、 最大で16*16画素によって構成される予測器を外部 メモリから読み取ることが必要である。外部ビデオメモ リのコントローラによって追従される通常の実行に従っ 50 て、その工程は、外部メモリがその中で典型的に配置さ

【0076】これは、ADPCMメモリと呼ばれ、図1 の技術の中に示されている。そのような補助的なADP CMメモリは、厳格には必要でないが、それによっても たらされる、したがって、図1の全体の技術の中に含ま れた追加の有利な点の故に、非常に好ましい選択である ことを示しているということは強調されるべき事実であ る。

れている特定のページフォーマットに従って、画素の読 み取りと、幾つかの周りのものの読み取りとに基づいて いる。これは、実際に要求されているものを超過してデ ータを読み取ることを意味する厳しい条件である。

【0081】例えば、予測器を読み取るために、408 の8ビットコードの画素 (圧縮された) が、63*3基 本クロックサイクルを利用するルミナンス成分のために 読み取られる。この状況は、画素が灰色の陰で強調され ている図9において示されている。素子の中のADPC M補助メモリの存在をさらに考慮し、そのなかでそのメ IO ADPCM技術により圧縮されたルミナンスの8*8ブ モリからADPCM圧縮データが読み取られるこの発明 の好ましい実施例の場合においては、予測領域を含んで いて8*8ブロックに属する576の画素は、外部DR AMメモリから読み取られる(図10において示される ように)。この場合、48*3の基本クロックサイクル が必要である。これらのブロックのそれぞれを完成する ために、残りの15ビットは、図1の内部ADPCMメ モリから読み取られる。

【0082】この好ましい実施例の他に、本発明によっ て読み取られる画素は、圧縮がない場合の408に比べ て576であるという事実にも拘わらず、圧縮自身のお かげで、メモリから読み取られる合計のビットは低減 し、その読み取りに必要なクロックサイクルの数も低減 するということは、どんな場合にも強調される。

20

【0083】選択的な内部ADPCMメモリの容量の定

ルミナンス

ロックをコード化するのに必要なビットの総数をTとし よう。結果は次のようになるであろう。

 $[0084] 2^{n} \le T \le 2^{n+1}$

この場合、nは1と等しいかそれよりも大きい。

【0085】過剰のビット数は、各ブロックに対して (T-2n) に等しく、結果として、ADPCMメモリ は次のものに等しい容量を有する。

[0086]

1, 620*4*(T-2n)*2=L

↓ I および P 画像

過剰ビット数=15 (もしもT=27, n=8なら) 1

各マクロブロックに対するルマブロック

画像におけるマクロブロック

【0087】クロミナンス

圧縮されたADPCMクロミナンスデータの8*8ブロ ックをコード化するのに必要なビットの総数をSとしよ う。結果は次のようになるであろう。

 $[0088] 2^{m} \le S \le 2^{m+1}$

この場合、mは1と等しいかそれよりも大きく、nと等

しいか異なる。

【0089】過剰のビット数は、各ブロックに対して (S-2m) に等しく、結果として、ADPCMメモリ は次のものに等しい容量を有する。

[0090]

1, 620*2*(S-2m)*2=C

1 ↓ⅠおよびP画像 過剰ビット数

各マクロブロックに対するルマブロック

画像におけるマクロブロック

結論として、内部メモリは、L+Cに等しいかそれより も大きい2者の電力に近似された、L+Cによって与え られる容量を有していてもよい。

【図面の簡単な説明】

【図1】本発明の好ましい実施例によるビデオ復号器の "コア"のブロックダイアグラムである。

【図2】ADPCM再圧縮および符号化回路技術を示し ている。

【図3】図2の技術の変動予測ブロックの詳細な機能技 術を示している。

【図4】図2の技術の変動予測ブロックの詳細な機能技

術を示している。

【図5】図2において示された技術の量子化ブロック閾 値を発生させる回路の機能技術である。

【図6】多重レベル量子化回路の機能技術である。


【図7】ADPCM復号化および伸張回路技術を示して 40 いる。

【図8】 I _ D C T データの8 * 8 ブロックの走査を示 している。


【図9】画像再構築の異なる場合を示している。


【図10】画像再構築の異なる場合を示している。

【図1】




【図2】







[図4]




【図5】




【図6】



【図7】




【図8】




ブロック 8*8





【図10】



フロントページの続き

(72)発明者 ロベルト・サンニノ イタリア国 ベルガモ、ヴィア・モロニ